可以通过LCM_DMA将XDATA256字节数据送到P2.P6口上么？

wx851***

可以通过LCM_DMA将XDATA256字节数据送到P2.P6口上么？这样最高输出速率能有多少？在DMA运行阶段CPU不访问xdata就不会抢占总线么？那45M主频下数据输出到P2P6上的速度能有16bit*15M么？

梁***

参考我这个贴看看。

高速DAC实现@Ai8051U，DMA支持8/16位并口接R-2R电阻，输出正弦波、任意波形
https://www.stcaimcu.com/thread-10685-1-1.html
(出处: 国芯人工智能技术交流网站)

wx851***

梁*** 发表于 2026-8-30 18:52
参考我这个贴看看。

高速DAC实现@Ai8051U，DMA支持8/16位并口接R-2R电阻，输出正弦波、任意波形

所以在数据准备期间IO是会输出低电平是吧？那我这个想法是不可行了。

梁***

wx851*** 发表于 2026-8-30 19:28
所以在数据准备期间IO是会输出低电平是吧？那我这个想法是不可行了。

      P2要设置为高阻，否则DAM完成后P2会恢复普通IO功能，其输出的数据会干扰输出波形。DMA在更新输出时，也会有一个很短的时间会输出P2口数据，造成输出波形有很小的毛刺，滤波电路能滤除。
      我那个例子是连续输出，不断触发DMA。

      如果输出是间歇的，则停止DMA输出时，P2输出最后的数据即可，2种方法:
          1、在装载数据、启动DMA后，将装载的最后一个数据送P2，P2设置为推挽输出，当DMA完成后，恢复IO输出，就是输出你最后的数据。
          2、在DMA中断里从P2输出最后的数据，并将P2设置为推挽输出。

wx851***

梁*** 发表于 2026-8-30 20:38
wx85105157 发表于 2026-8-30 19:28
所以在数据准备期间IO是会输出低电平是吧？那我这个想法是不可行了。
  ...

那你刚刚帖子的参考资料，输出8位数据需要3个时钟，有4个时钟低电平是在取数据。

那如果我是想用两个8位的端口，需要的时钟周期一样么？P2P6能同时输出么？