OP/PGA, 内部4组运放的讨论，STC32G144K246，4组比较器

神*** · 发表于 2025-11-18 08:34:31

https://www.stcaimcu.com/data/do ... t/STC32G144K246.pdf

截图202511181357255601.jpg

OP/PGA, 内部4组运放的讨论，
===STC32G144K246, LQFP100 / 64

截图202511180835388288.jpg

神*** · 发表于 2025-11-18 08:46:32

内部反思：
DAC 接到 OP/PGA的负端，只有一个应用场景，当比较器
===只是当比较器使用！

运放当比较器使用还没有迟滞功能，
PGA/OP, 当缓冲时，还要浪费 1个I/O,
还不如，去掉这个功能，
改成 PGA的负极输入，默认就是浮空，
这样部分其他应用场景不浪费 I/O 来浮空

神*** · 发表于 2025-11-18 08:47:54

部分思考：
PGA1:  负极输入，去除 DAC1 的输入，改成默认就是浮空

PGA2:  负极输入，去除 DAC2 的输入，改成默认就是浮空
         将 DAC2 的输出，接到正极输入

PGA3: 太多，几乎用不到，影响成本，大部分网友建议-去除
PGA3: 太多，几乎用不到，影响成本，大部分网友建议-去除

神*** · 发表于 2025-11-18 08:48:04

梁工发来部分建议：

关于运放负输入端(INN或IN-)选择DAC的问题，下面描述中IN+、IN-、OUT分别为运放的正输入端、负输入端、输出端：
实际使用中，运放负输入端IN-接了电压（比如接了DAC输出电压），则为当做比较器使用，不做放大器使用，此时从IN+输入信号。
STC32G144K246有4个比较器，则运放做比较器的机会会很少，就算运放做比较器用，只要正输入端IN+接了DAC，则从负输入端IN-输入信号也一样做比较器用，只不过输出时反相的，这个没有问题的。

我个人建议OP的规划：所有运放的负输入端不接DAC，可以接IO或悬空。IN+接DAC即可。
4个OP时，DAC1接OP1的IN+，DAC1接OP2的IN+，DAC2接OP4的IN+，DAC2接OP4的IN+.
2个OP时，DAC1接OP1的IN+，DAC2接OP2的IN+。但是一旦使用DAC，则对应的运放就不可再做他用。
如果输入端布线成本高，可以减少选择的IO。

运放输入端安排：
对于IN+，未连接的IO，保持IO原有功能，不影响运放的使用。
对于IN-：mode=0: 断开内部反馈电阻，IN-连接到选择的IO上。当前的版本正确。
      mode=1: Buffer模式，IN-在内部（可以串联电阻）连接到运放的OUT，未连接的IO，保持IO原有功能，不影响运放的使用。当前版本在Buffer模式时IN-仍然会连接到选择的IO上。
      mode=2: Invert（反相）放大模式，内部反馈电阻Rf连接到IN-和OUT，选择的负输入端IO串联输入电阻Ri到IN-，各种增益Ri实测大约27K，Rf=27K*GAIN，当前的版本正确。
      mode=3: NonInvert（非反相几正相）放大模式，内部反馈电阻Rf连接到IN-和OUT，Ri连接IN-和GND，各种增益Ri实测大约27K，Rf=27K*(GAIN-1)，负输入端选择的IO与运放的IN-断开，当前的版本正确。