STC32G144K246 SPI时钟

防***

STC32G144K246 SPI时钟，HPLL1、 HPLL2是唯一时钟源吗？

angm***

不是唯一时钟源。
STC32G144K246 的三组高速 SPI（SPI1/2/3），其工作时钟基准是 HSIOCLK；HSIOCLK 可经 HPLL2CR.HSIOCK[1:0] 在 HPLL1/2 之间选择，也可不选 PLL（HPLL1/2 的输入还能再选 BASECLK 或 48M IRC）。SPI 不像 I2S 那样"必须启动 PLL"。另外四线 QSPI（QSPI_CR4）的分频基准是系统时钟，又是另一种情况。


所以完整链路是：
主时钟源(IRC/外晶振/…) → BASECLK / 48M IRC
        ↓
     HPLL1 / HPLL2  （HPLLCKS / HPLL2CKS 选输入）
        ↓  (HSIOCK[1:0] 选择)
     HSIOCLK  ← 高速外设时钟
        ↓  (SPIn_CLKDIV 分频)
     SPI 输入时钟
        ↓  (SPInCTL 的 SPnR[1:0] 再分频 /4、/8、/16、/2)
     最终 SCLK

jrc***

我说一下我的理解，
我没看文档，是根据沙发层大佬发的图来理解，
严格的说，spi只有一个时钟源，即HSIOCLK。
HSIOCLK的来源可选4种:HPLL1，HPLL2，HPLL1/2，HPLL2/2，
注意，HSIOCLK是多个高速外设共用，如果改了，他们是连同影响的。

HPLL1/HPLL2的来源有：BASECLK，IRC48M。
这俩改了可能影响主时钟，因主时钟可能选HPLLx
irc48m没有上头了。

BASECLK来源有：HIRC，LIRC，XOSC，X32K，IRC48M。
改BASECLK可能影响主时钟和HPLLx。

如果改时钟，一定要选理清关系，看看影响到哪些，看关系图比较方便理解。

防***

SPI 无法绕过 HPLL 直接使用系统时钟。