准双向口设计逻辑 | 看 AI8051U 的专业说明

askhu***

在内部端口为1，且外部端口为1时，
弱上拉自动打开，
此时极弱上拉会自动关闭吗？
问AI说会自动关闭，完全没必要啊。

神***

神***

神***

不会

李***

准双向口模式：一种可在容忍部分限制条件下同时实施信号输出和信号输入的端口模式，由于其复杂的JFET结构，这种模式支持信号端子自行检查外部电平并维持电平的锁存状态。
*极弱上拉和弱上拉的JFET存在限流电阻，强上拉的JFET与VCC之间不存在电阻，过电流仅受到芯片最大拉电流限制（极限电气条件绝对值AMR）。
**强上拉JFET（或强推挽输出时）在AMR范围内的拉电流为20mA（20,000μA）.
**5V工作条件下，一个弱上拉JFET的拉电流为250μA，一个极弱上拉JFET的拉电流为18μA.
**3.3V工作条件下，一个弱上拉JFET的拉电流为150μA，一个极弱上拉JFET的拉电流为5μA.
*信号端子维持高电平时，维持电流类似于发动机启动后怠速空转的机制。
*若输出锁存寄存器从1设定为0时，端口的强下拉JFET会始终导通。
*当输出锁存寄存器的指定位从0设定为1时，设定瞬间第0-1个系统时钟周期，会启动端口的强上拉，经过2个系统时钟周期后，强上拉会被关闭，剩余电动势将由始终受到输出锁存寄存器控制的极弱上拉JFET维持，这时若剩余电荷没有被外部电气环境流向GND，就会被弱上拉JFET将信号端子钳制在高电平状态。
*信号端子自身的电荷会经过输入通道的干扰抑制门电路之后，控制弱上拉JFET的通断，若信号端子持续保持高电平（电压比GND高到一定条件），就会保持弱上拉JFET导通，用于给信号端子电平突变提供电荷门限。
*若输出锁存寄存器仍旧为高电平，但信号端子被外部电气环境强行拉到低电平，那么端子电平反映到输入锁存寄存器的数据为逻辑0.
*STC32G144K246开始，准双向口模式的自锁结构被剔除，也就是端口锁存数据输出之后的极弱上拉和干扰滤波器之后的自动弱上拉。
（节选自本人私有文档）