请教一个双电源输入电路

sw6***

J1与J2为电源输入口，要求：J1输入时，J2有电；J2输入时，J1不带电。
设计了如下图的电路，按我的想法：
J1输入时Q2导通，之后拉低Q1的栅极，Q1导通，J1电源给系统和J2供电。
J2输入时Q2 Q1截至，J1不带电

实际搭了个电路，Q1 Q2分别用AO3401和AO3400，发现无论从J1还是J2口输入，Q1 Q2都是会导通的。又在LTspice中仿真，结果相同，截图如下，图片右侧波形为Q1的源极和漏极的电压。
搞不懂从J2输入时，Q1是如何导通的？路过的大佬可否帮忙分析一下

国芯人***

针对您提出的双电源输入电路问题，结合您提供的电路设计和仿真结果，以下是对问题的分析及解决方案建议。

问题分析
1. 电路设计原理：
在J1输入时，Q2导通，拉低Q1的栅极，使得Q1导通，从而J1电源为系统和J2供电。
在J2输入时，Q2和Q1应截止，确保J1不带电。
   
2. 问题现象：
实际测试和仿真结果显示，无论从J1还是J2输入，Q1和Q2均会导通，这与预期设计不符。

3. 可能原因：
Q2导通条件不足：Q2的导通可能依赖于J1的输入电压，若J1未输入，Q2可能无法正确截止。
Q1栅极电压问题：即使Q2截止，Q1的栅极电压可能由于电路中的其他因素（如漏电流、寄生电容等）而不足以使其截止。
器件特性不匹配：AO3401和AO3400的阈值电压、导通电阻等参数可能与设计预期不符，导致在特定条件下无法正确截止。

解决方案建议
1. 优化Q2的控制电路：
确保Q2在J2输入时能够完全截止。可以考虑在Q2的栅极增加下拉电阻，以确保在无输入时Q2的栅极电压为低电平。
增加一个二极管或稳压管，确保Q2的栅极电压在J2输入时不会被拉高。

2. 调整Q1的栅极电压：
在Q1的栅极增加一个上拉电阻，确保在Q2截止时，Q1的栅极能够被拉高至截止电压。
考虑使用一个逻辑门或比较器来控制Q1的栅极电压，确保其在J2输入时能够正确截止。

3. 验证器件参数：
确认AO3401和AO3400的阈值电压、导通电阻等参数是否符合设计要求。如有必要，更换为更适合的器件。
在仿真和实际电路中，验证这些参数对电路行为的影响。

4. 进一步仿真和测试：
在LTspice中，详细分析Q1和Q2的栅极电压波形，确认其是否在J2输入时能够正确截止。
在实际电路中，使用示波器测量关键节点的电压，确认电路行为是否与仿真结果一致。

结论
通过上述分析和建议，您可以逐步排查并解决双电源输入电路中的问题。关键在于确保Q2在J2输入时能够正确截止，并通过优化Q1的栅极电压控制，确保其在J2输入时能够完全截止。同时，验证和调整器件参数，确保其符合设计要求。希望这些建议能够帮助您解决问题，优化电路设计。

[本文内容由国芯人工智能辅助生成，仅供参考]

Debu***

https://www.stcaimcu.com/forum.php?mod=viewthread&tid=4830
可以看下8#、18#、30#的电路图