USB-OTG 优先, 修仙，团建，呼朋唤友，计算机，自动控制，电子科学 等优先

神***

需熟悉 USB-OTG 的 系统应用工程师
===学校学历不限


熟悉 寄存器/汇编 编程

神***

职务需求: 数字IC设计工程师

工作内容：

•        熟AMBA-Based32-bit CPU/MCU 或 8051 Flash MCU 硬件架构.

•        两年以上 digital design 经验,有 8/16/32-bit CPU/MCU 周边开发和系统整合

•        外设接口控制和时序设计分析。

•        熟EDA前后端设计流程,包括 RTL, STA,Formal verification等

•        芯片合成并完成 DFT，multi-clock 和 timing 等设计。

•        熟悉 Verilog、Synthesis、Conformal、STA、SPYGLASS、FPGA 验证等流程。

•        电源分析 Low power 和 UPF 设计经验者佳

•        使用 Verilog设计和功能仿真。

•        使用 FPGA 进行功能验证。

完成芯片验证并T/O。

men***

hu_ji***

Debu*** 发表于 2024-10-11 08:34
于博士SI设计手记，必读

他的allegro教程讲得很详细

Debu***

芯片设计流程
前端是RTL design ，根据design specification，做设计，形成 verilog 代码，然后用eda tool做 functional verification，反复做迭代修改，直到通过检验。后端设计分两部分，logic design 和 physical design。logic design 接受前端的Verilog 文件，用 synthesis 工具 生成门级网表，然后再用eda 工具做logic equivalence check，迭代直到通过。physical design 接受门级网表用place&route 软件生成physical layout，并用tools 对layout进行physical verification，包括RC extraction 和 post-layout verification 等等，迭代直到通过。通过后生成GDSII，发送代工厂流片，叫tape-out。