32F外部时钟问题，

Mr.***

关于32F时钟的选择问题，如果我想系统时钟SYSCLK为60M,我就可以走1号路线实现，如下图：

那我如果使用外部时钟作为时钟源同样想系统时钟SYSCLK为60M，我晶振频率应该选多大的，6M,12M,还是24M(只要PCKI输出满足6M就行么)?
经过PCKI,PLL,CLKSEL最终的始终是多少?我看时钟管理篇下边解释说是最大64M,因为PLL输出要么96,144或者他们的2分频，那后边SYSCLK最大也就是48M，不知道我理解的对不对？

zh***

PCKI经过分频后的输出时钟不是固定的6M，可以4~8M
再经过PLL倍频（*16或者*24）得到PLL输出频率

比如：你可以用外部5MHz的晶振，PCKI选择不分频（PCKI=0）
PLL选择24倍频（CKMS=1），即可得到120M的PLL频率
然后在使用PLL/2的时钟（60MHz）作为系统时钟，

Mr.***

zh*** 发表于 2023-7-7 17:23
PCKI经过分频后的输出时钟不是固定的6M，可以4~8M
再经过PLL倍频（*16或者*24）得到PLL输出频率

手册132页上说，CLKSEL.CKMS置0时PLL输出96M,置1时PLL输出144M,只能输出这两种频率，像您上边说的5M经过24倍频120M，这个能输出么？但是我又仔细的看了时钟框图注释2的后半句：“用户可适当调整输入频率以达到PLL输出特俗频率要求”这句话又好像验证了您上边说的那种情况，我个人觉得框图上不要写96M和144M直接标注倍频的倍数就可以。

zh***

Mr.*** 发表于 2023-7-7 20:18
手册132页上说，CLKSEL.CKMS置0时PLL输出96M,置1时PLL输出144M,只能输出这两种频率，像您上边说的5M经过2 ...

96M/144M是典型输出频率

Mr.***

zh*** 发表于 2023-7-7 20:59
96M/144M是典型输出频率

OK，我继续往下进行