一次完整的 A/D 时间含【ADC输入通道的切换时间+采样的时间+关闭采样的时间+固定转换

梁***

分辨率越高的ADC，其对输入信号阻抗就要求越小，比如一些24 bits ADC其手册中的参数是在信号源内阻为10欧姆时得到。
实际使用中，往往希望ADC输入阻抗越高越好（带缓冲输入的ADC就是，但是增加误差，特别是0点误差）。无输入缓冲的ADC则有比较高的线性和精度，但对输入阻抗有要求，越低越好。
实际使用中，有以下情况：
1、信号源有内阻，有的内阻还比较大，比如100K的NTC测温，或者检测外部电压的分压电阻比较大。
2、为了保护ADC输入口，一般要求串联一个1~10K的电阻。
所以，实际信号输入内阻就远大于内部的采样电阻700欧姆，要根据实际的内阻来计算采样时间。
ADC输入端对地接一个1~100nF的低漏电电容，两个作用：
1、抗混叠，或者说抗尖峰干扰。
2、采样时这个电容会提供瞬间的采样电流。
采样电容可以看做一个开关电容，采样频率为f，采样电容为C，则等效电阻为1/fC，当采样速率比较低时，等效电阻很大，可以忽略其影响，但是当采样频率比较高，而输入电阻又比较大时，则影响不可忽略。比如用用10KHz的速度采样，即间隔100us采样一次，其等效电阻 = 1/(10^4 * 16.5*10^-12)=6M，即等效一个对地（或对AVREF）6M的电阻，对于输入信号内阻为1K，内部0.7K，则误差 = 4096*(1+0.7)/(6000+1+0.7)=1.16 LSB，即大约出现1个字的误差。
采样电池电压会用很大的电阻来分压，比如分压后等效内阻为100K，则误差 = 4096*(100+0.7)/(6000+100+0.7)=67.6 LSB，误差很大。但是当采样速度降为100Hz，则等效内阻为600M（理论如此，但是实际IO还会有nA级别的漏电流，温度高时可能会到几十nA至几百nA），则其影响不到1LSB，这个设计就是合理的。

所以常碰到用户类似的应用，没有仔细设计好软硬件，导致ADC结果出现偏差。

我测试过各种MCU自带的ADC，STC的12位ADC的精度可以到12.5位，其余的则很难达到。测试方法是，用一个很高精度的16位DAC（价格很贵的哦）扫描每个点，就可以得到曲线。

j***

梁工 发表于 2024-3-5 23:52
分辨率越高的ADC，其对输入信号阻抗就要求越小，比如一些24 bits ADC其手册中的参数是在信号源内阻为10欧姆 ...

学习到了，能否详细讲解下：如何用16位DAC扫描得到曲线的？

梁***

jwg 发表于 2024-3-22 14:35
学习到了，能否详细讲解下：如何用16位DAC扫描得到曲线的？

16位DAC，从0开始输出，做ADC，之后每次都加1再输出做ADC，一共扫描65535个点，绘成曲线，做数据分析。

j***

梁工 发表于 2024-3-22 15:36
16位DAC，从0开始输出，做ADC，之后每次都加1再输出做ADC，一共扫描65535个点，绘成曲线，做数据分析。 ...

谢谢！清楚了

xxxe***

不错，学习了

网***

神农鼎 发表于 2023-11-19 15:32

人家这个电阻,是指信号源内阻,用来评估ADC对高阻信号源采样的能力,并非要自己焊个电阻上去,
ADC采样速度受限于电路的RC时间常数,这个RC包括芯片内部的等效电阻杂散电容和取样保持电容,以及用户外接电路的信号源内阻和分布电容,
总的时间常越小,取样保持电路建立时间越短,保证精测前提下,ADC速度才更快.
但是,高速的采样保持时间也不见得就是好事,很可能把高频噪声也采样到.ADC外部串联电阻,可以跟分布电容形成低通滤波器,对高频噪声有一定抑制作用,
所以串不串电阻,串多大电阻,加不加电容,加多大电容,要不要做抗混叠滤波,需要实际电路应根据实际情况来定,不能生搬硬套.

神***

一用户，信号是 0V ~ 40V 变化，速度要求不高，用的 90K/10K 分压