STC8H的PLL使用了个寂寞
PLL倍频这么高到最后还是要降频到48MHZ左右，这里放个PLL有什么用？？？
你这是 STC8H8K64U的时钟树，PLL-96MHz, /2 = 48MHz 给 USB-48MHz; /3 = 36MHz 给 CPU用
还有PLL之后的时钟/2占空比是完美的1/2, 而没2分频前的原始PLL时钟，占空比不是完美的1/2
STC8H1K08T-TSSOP20, PWM的时钟源可以用PLL, 可以到 192MHz
倍频到高频，可以给PWM使用，输出更高频率的PWM。
比如，我要用PWM输出声音，采样16KHz，主频为35MHz，则PWM位数为35000000/16000=2187，对应11bit，动态60db，这个解析度是不够的。
如果使用144MHz做PWM时钟，则PWM位数为144000000/16000=9000，对应13bit多一点，动态73db，这个解析度足够了。
而如果需要更宽的动态（解析度），则就要更高的PWM时钟。
所以楼主，高的PLL时钟不是寂寞，而是我们电工的终极追求。 PLL时钟，能不能在p5.4上，输出64Mhz？
页:
[1]