stc8G是不是某一引脚在上电瞬间会有短时间的高电平？
记得前两天在某个手册上看到提醒，某一引脚（不知道是不是P5.4）在上电瞬间会有短时间高电平的状态，用来做GPIO的时候需要特别处理一下。现在又找不到那段提醒了。请各位专家给点提示，是不是有这个情况。我要用DFN10封装的，基本上各个引脚都用了。本帖最后由 zhaoliang3399 于 2024-1-28 16:01 编辑
应该3.0和3.1上电是弱上拉，其它是高阻，你可以硬件上处理下就行了
所有的 I/O 口均有 4 种工作模式：准双向口/弱上拉（标准 8051 输出口模式）、推挽输出/强上拉、高
阻输入（电流既不能流入也不能流出）、 开漏模式。可使用软件对 I/O 口的工作模式进行容易配置。
关于 I/O 的注意事项：
1、 P3.0 和 P3.1 口上电后的状态为弱上拉双向口模式
2、 除 P3.0 和 P3.1 外，其余所有 IO 口上电后的状态均为高阻输入状态，用户在使用 IO 口
前必须先设置 IO 口模式
3、 芯片上电时如果不需要使用 USB 进行 ISP 下载， P3.0/P3.1/P3.2 这 3 个 I/O 口不能同时
为低电平，否则会进入 USB 下载模式而无法运行用户代码
4、 芯片上电时，若 P3.0 和 P3.1 同时为低电平， P3.2 口会短时间由高阻输入状态切换到双
向口模式，用以读取 P3.2 口外部状态来判断是否需要进入 USB 下载模式
5、 当使用 P5.4 当作复位脚时，这个端口内部的 4K 上拉电阻会一直打开； 但 P5.4 做普通
I/O 口时，基于这个 I/O 口与复位脚共享管脚的特殊考量， 端口内部的 4K 上拉电阻依
然会打开大约 6.5 毫秒时间，再自动关闭（ 当用户的电路设计需要使用 P5.4 口驱动外
部电路时，请务必考虑上电瞬间会有 6.5 毫秒时间的高电平的问题）
谢啦，看来使用P5.4引脚需要注意。 P54默认时复位脚，也就是默认有上拉电阻，配置为普通IO时，也就是要把上拉电阻断开，这个操作过程也就是6.5ms的高电平由来。
大多数情况应该没什么影响。 注意P5.4就好了 学习了，用8G做了个小东西，看来应该是刚好避开了P5.4 P33上电有100多毫秒的正脉冲，怎么能去掉呢？各位老师？ 请问下我用P54口做SPI驱动WS2812灯带，想请问下是我SPI有配置错误吗，开始发数据的时候会有50几毫秒的高电平
我一般把P54用作LED指示灯。
页:
[1]
2