xiaobendan 发表于 2026-7-5 18:05:42

突然想起来一个问题，IO设为高阻态后再打开内置4K上拉电阻

此时是高阻态还是有上拉的状态？

wulin 发表于 2026-7-5 20:01:42

IO设为高阻态后再打开内置4K上拉电阻，此时端口寄存器0/1与输出无关，管脚呈现高电平。

梁工 发表于 2026-7-5 22:26:12

对于IO就是高阻状态，打开内置上拉4K电阻，等于外挂一个4K上拉电阻的效果。

xiaobendan 发表于 2026-7-6 07:23:30

梁工 发表于 2026-7-5 22:26
对于IO就是高阻状态，打开内置上拉4K电阻，等于外挂一个4K上拉电阻的效果。 ...

哦，就算说用作ADC输入是不能开上拉的，会影响输入的电压了。但是数字输入就没用影响了。但是不能输出。

猫虎的 发表于 2026-7-6 08:53:12

我也有过疑问，把单片机的IO口设置为高阻，就相当于在这个引脚内部串联了一个巨大的电阻，那么上拉电阻是放在了这个大电阻前面还是后面

乘风飞扬 发表于 2026-7-6 10:11:06

猫虎的 发表于 2026-7-6 08:53
我也有过疑问，把单片机的IO口设置为高阻，就相当于在这个引脚内部串联了一个巨大的电阻，那么上拉电阻是放 ...

狂热主宰 发表于 2026-7-6 13:33:12

猫虎的 发表于 2026-7-6 08:53
我也有过疑问，把单片机的IO口设置为高阻，就相当于在这个引脚内部串联了一个巨大的电阻，那么上拉电阻是放 ...

相当于外部电阻
可能更靠外

猫虎的 发表于 2026-7-7 08:15:08

乘风飞扬 发表于 2026-7-6 10:11


嗯嗯，是在外部加的上拉，接近IO口

猫虎的 发表于 2026-7-7 08:18:22

狂热主宰 发表于 2026-7-6 13:33
相当于外部电阻
可能更靠外

感觉也是，不然的话开了高阻后，内部再有个上拉，那么电平就没办法被拉低了
页: [1]
查看完整版本: 突然想起来一个问题，IO设为高阻态后再打开内置4K上拉电阻