叽里呱啦 发表于 2025-5-3 11:45:05

AI8052U内置DAC最高数据转换速率 | 1M

官方预告里只说了有两组独立12位内置DAC，并没有说最大速度是多少，有知道的吗？



asxddz 发表于 2025-5-3 15:44:48

啥时候出来啊

angmall 发表于 2025-5-3 19:47:31

asxddz 发表于 2025-5-3 15:44
啥时候出来啊

AI8052U的前端设计已收尾，现在最后制作版图阶段，Ai8052U 约大家 6/1 儿童节见面，8052U的夏天到了

社区闲人 发表于 2025-5-4 05:51:40

保守估计，7/1 能拿到样片。

神农鼎 发表于 2025-5-4 09:06:17

AI8052U 内置的 2组独立 DAC 是 1M 的速度
7月芯片回来测试后，送样

神农鼎 发表于 2025-5-4 11:44:55

AI8052U 内置的 2组独立 DAC 是 1M 的速度
7月芯片回来测试后，送样

jmg 发表于 2025-5-4 16:43:17

Shennong Ding published on 2025-5-4 11:44
AI8052U has two sets of independent DACs built in at a speed of 1M.
After the chip is tested in July, samples will be sent.
What is the AI8051U slew rate = ?? V/us ?DMA update rate ? MHz

In DAC on EFM8LB1 this is possible, which updates DAC0 at 36MHz rate, but this only makes small changes each time so this is within the slew rate of the part
Data: DAC Slew Rate SLEW ±1 V/μs   DAC Output Settling Time to 1% (25%->75%) Full Scale 2.6μs

INC DACH0;36MHz DAC feed rate (small steps of 0.39%)
INC DACH0
INC DACH0
INC DACH0
...x200
INC DACH0
INC DACH0
INC DACH0
DEC DACH0
DEC DACH0
DEC DACH0
...x200
DEC DACH0
DEC DACH0
DEC DACH0
AJMP Loop




and the scope result is a clean sawtooth, with a slope of 256/(72M/2) = 7.111us or a slew rate of 0.464V/us.
The slew rate here is what determines what is possible, not the spec update rate.



Can the Ai8052U support similar code?


神农鼎 发表于 2025-5-4 16:48:31

听内部说，是2组独立的12位DAC, 1M的速度，
等7月出来了，实际测试下

叽里呱啦 发表于 2025-5-4 18:16:39

神农鼎 发表于 2025-5-4 16:48
听内部说，是2组独立的12位DAC, 1M的速度，
等7月出来了，实际测试下

7楼外国友人提了一个问题，好像是跟压摆率相关的，看不太懂

vb2002 发表于 2025-5-4 19:38:09

好像6月7月左右
页: [1] 2
查看完整版本: AI8052U内置DAC最高数据转换速率 | 1M