国芯技术交流网站's Archiver
AI32位8051交流社区,车规 AEC-Q100 Grade1
›
DMA支持: QSPI, SPI, I2S, I2C, 4组串口, i8080/MC6800-TFT
› 有关DMA总线优先级疑云
QQ624353765
发表于 2023-1-12 14:29:52
有关DMA总线优先级疑云
不是说DMA与CPU没有直接关系吗?CPU在跑代码的同时DMA搬运数据?
那这里的DMA与总线优先级怎么解释?难道总线你用完后才能我用
zhp
发表于 2023-1-12 16:02:30
这里的优先级是指多个外设同时访问XRAM时的优先权
比如:串口1接收DMA和串口2接收DMA,两个外设接收到数据后同时请求写入XRAM
这时就会有XRAM总线总裁的问题,XRAM的数据总线只有一条,先写谁,后写谁
就由这里的总线访问优先级控制位进行控制
页:
[1]
查看完整版本:
有关DMA总线优先级疑云