困惑：HS-SPI最高速也不得大于33 MHz / 2？
问题描述：有时间掰扯HSSPI了。但是在根据第8章的时钟流程图配置的时候，不得其法，产生疑惑！
在配置HSCLK（即，经过HSCLKDIV寄存器分频后的时钟频率）时，手册中的小字部分明确要求HSCLK不得大于33MHz@5V。为防止产生歧义或其他争吵，假设有办法让HSCLK输出的时钟频率等于33MHz。
当我为HSSPI配置时钟时，它也受到SPI速度控制寄存器SPCTL的控制（不管你是普通/非普通SPI），这时，(HS)SPI的时钟频率至少被2分频。更不用说HSSPI的时钟频率还得受到SPI_CLKDIV寄存器的分频，即便SPI_CLKDIV仅对输入时钟进行1分频，它也没比普通SPI的始终速度快呀！更甚者，普通SPI的时钟速度最快可以为SPCTL设置的二分频输入时钟。那我为啥还要费老劲给它配置时钟输入？感觉这里不对劲！
感谢先 :-)
现在受限于 I/O的输出速度：13.5M@3.3V, 20M~25M@5V
后续 AI8052U-I/O的输出速度, 会放开到 50M
另外SPI 要输入的话 /4 更好些，只是 输出， /2就够了
尝试用 AiCube 来配置 SPI, 来配置强大的时钟树
页:
[1]