是
大师们，感觉开漏输出描述也有错误，看下是否需要更正
这个接口只是个示意图,并非真正电路,动作原理分析也没有问题,
芯片里通常会用限制电流的三极管或mos管做有源负载,替代成本搞的电阻,这里的弱上拉电流也不一定是准确的恒流特性,你把他当成电阻就行啦,阻值大概就是VCC/250uA样子
非要分析这个工作原理的话,得注意输出锁存器后面的反相器和MOS管的类型,栅极有个小圈表示低电平开通,端口锁存器从0变1后的电路状态分析如下:
当锁存器位变成1时,通过一级反相,实际是0v加到箭头所指的mos管栅极,这个mos管会关断,同时,同时打开所有的上管(注意是低电平开通的PMOS),用以加快IO开通速度,,输出强上拉高电平1,
锁存器后面的第一级反相器之后另一个支路,再次反相后输出2个时钟周期的1,再通过或门闭锁强上拉MOS管(注意是低电平开通的P管),此时IO输出脚只有后面的弱上拉电路工作,输出转为弱上拉电平1.
页:
1
[2]