基于STC32G12K128 主控芯片的开关电源设计问题请教

huiyo***

硬件:主控PWM驱动电路,全桥拓扑结构电路如下:




软件配置:使能高速PWM模式, PWM时钟频率144MHz,  PWMA工作模式，启用PWM2N PWM2P PWM1N PWM1P 输出  
工程程序如下： 高级PWM1-PWM2-全桥控制V01.rar (81.02 KB, 下载次数: 12)

2024-3-30 11:16 上传

点击文件名下载附件

初始化代码：





问题1 :P54端口不能像P36端口输出正常测试波形
   

手册中提到P5.4端口，只是启动是存在6.5毫秒高电平，
  

chin***

还是用电源芯片稳妥一些，自已做的容易炸机呀！

huiyo***

问题1：已查处问题是STCAI-ISP 硬件选项设置导致的
  

huiyo***

采用PWMB模式实现全桥驱动



驱动波形如下：






问题2：为什么占空比存在差异，导通时间不一致？

社区***

问题2：为什么占空比存在差异，导通时间不一致？------> 要使用外部晶振。

huiyo***

社区闲人 发表于 2024-3-31 06:11
问题2：为什么占空比存在差异，导通时间不一致？------> 要使用外部晶振。

问题2 ，配置内部晶振24MHz，选用PLL的144MHz作为PLL的输出PWM时钟的模式。对于全桥驱动PWM信号，每个时钟最大只有50%




选用下面的中央对齐模式3





启动时序中存在直通风险！！！



放大如下



硬件电路修改如下,时序还是存在问题，需优化


s

huiyo***

社区闲人 发表于 2024-3-31 06:11
问题2：为什么占空比存在差异，导通时间不一致？------> 要使用外部晶振。

问题2 导通时间存在差异，使用的高速144MHz时钟

小涵***

学习

huiyo***

huiyong828 发表于 2024-3-31 07:57
问题2 ，配置内部晶振24MHz，选用PLL的144MHz作为PLL的输出PWM时钟的模式。对于全桥驱动PWM信号，每个时钟 ...

配置通道输出使能和极性需要如下调整：

WritePWMB((u8)&PWMB_CCMR1, 0x68);                        //通道模式配置
WritePWMB((u8)&PWMB_CCMR2, 0x68);
WritePWMB((u8)&PWMB_CCMR3, 0x68);
WritePWMB((u8)&PWMB_CCMR4, 0x68);
WritePWMB((u8)&PWMB_CCER1, 0x31);                        //配置通道输出使能和极性     PWM5  PWM6
WritePWMB((u8)&PWMB_CCER2, 0x13);                        //配置通道输出使能和极性     PWM7  PWM8              
复制代码

huiyo***

huiyong828 发表于 2024-3-31 16:35
配置通道输出使能和极性需要如下调整：

设置输出开关频率100KHz,占空比1%,芯片上电重启时序如下


局部放大波形


存在细微差异


局部放大后


不知道哪里出错导致的问题？请各位指点