切换到窄版

 找回密码
 立即注册
国芯技术交流网站»STC32位8051交流社区，车规 AEC-Q100 Grade1 › 技术交流 › DMA: 支持4组串口,3组SPI,I2C,TFT-i8080/M6800,ADC › 有关DMA总线优先级疑云
返回列表 发新帖
查看: 603|回复: 1

有关DMA总线优先级疑云

[复制链接]
QQ624***
  • TA的每日心情
    无聊
    昨天 06:07

    • 签到天数: 144 天

    [LV.7]常住居民III

    133

    主题

    183

    回帖

    1573

    积分

    金牌会员

    积分
    1573
    发表于 2023-1-12 14:29:52 | 显示全部楼层 |阅读模式
    9H3@`/`A~2%IP{GCWI.png


    不是说DMA与CPU没有直接关系吗？CPU在跑代码的同时DMA搬运数据？

    那这里的DMA与总线优先级怎么解释？难道总线你用完后才能我用
    回复 送花

    使用道具 举报

    z***
  • TA的每日心情
    开心
    2024-1-4 08:56

    • 签到天数: 14 天

    [LV.3]偶尔看看II

    16

    主题

    711

    回帖

    2518

    积分

    超级版主

    积分
    2518
    发表于 2023-1-12 16:02:30 | 显示全部楼层
    这里的优先级是指多个外设同时访问XRAM时的优先权
    比如：串口1接收DMA和串口2接收DMA，两个外设接收到数据后同时请求写入XRAM
    这时就会有XRAM总线总裁的问题，XRAM的数据总线只有一条，先写谁，后写谁
    就由这里的总线访问优先级控制位进行控制
    回复 支持 反对 送花

    使用道具 举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|手机版|深圳国芯人工智能有限公司 ( 粤ICP备2022108929号-2 )

    GMT+8, 2024-4-26 00:04 , Processed in 0.056694 second(s), 35 queries .

    Powered by Discuz! X3.5

    © 2001-2024 Discuz! Team.

    快速回复 返回顶部 返回列表